Posljednjih godina digitalni sustavi video nadzora široko se koriste u raznim područjima poput banaka, autocesta i zgrada. U sustavima digitalnog video nadzora neizostavni dio je OSD (On Screen Display) tehnologija. OSD pruža korisnicima prijateljsko sučelje čovjek-stroj, omogućavajući korisnicima da dobiju više dodatnih informacija.
1. Sastav sustava
Sustav predstavljen u ovom članku cjelovit je sustav video nadzora zasnovan na TI DSP TMS320DM6? 3 i FPGA. Podržava 1 kanal video ulaza i 1 kanal video izlaza, a također pruža mrežno sučelje.
Video ulaz ostvaruje TI-jev isplativ video dekoder TVP5150A. TVP5150A može ostvariti prikupljanje dva kompozitna video ulaza ili jednog S-video video signala. Registar je konfiguriran putem I2C, a izlazni digitalni video signal slijedi standard ITU656.
Digitalni video signal dekodiran od TVP5150A prenosi se na DSP putem video priključka 1 DM6? 3, a potrebnu video obradu izvodi DSP, a zatim mrežno sučelje izlazi na udaljeni uređaj. S druge strane, nakon DM6? 3 obrađuje video podatke primljene s mreže, prikazuje ih i izlaže SAA7105 kroz video priključak 2 putem FPGA.
Izlazni dio realiziran je SAA7105. SAA7105 je visokokvalitetni video koder tvrtke NXP, koji može pružiti kompozitni video izlaz, VGA video izlaz i HDTV izlaz video signala visoke razlučivosti. Upravljanje SAA7105 također se ostvaruje putem I2C, a on prima digitalni video signal kompozitnog standarda ITU656.
Dio za video obradu usvaja TI-jev DSP TMS320DM6 3 da bi se realizirao. Glavna frekvencija DM6? 3 može doseći 600MHz, a tu su i dva 20-bitna video porta. Video priključci podržavaju digitalna video sučelja poput BT.656 i Y / C. DM6? 3 također integrira mrežni MAC za ostvarivanje mrežnog pristupa.
Brzina razvoja hardverskih performansi uvijek je teško zadovoljiti potrebe softvera. U sve složenijim aplikacijama obrade video zapisa, DSP je odgovoran za složene zadatke obrade video zapisa, a resursi postaju vrlo uski. Stoga se u dizajnu ovog sustava FPGA koristi za ostvarenje dizajna OSD-a, što može smanjiti teret DSP-a.
Dio za implementaciju OSD-a koristi Xilinxov XC3S250E. XC3S250E je FPGA serije Xilinx SPARTAN-3E s 250,000 XNUMX logičkih ulaza.
2. Provedba OSD-a
SAA7105 ne može realizirati OSD funkciju, ali je realizira XC3S250E. Glavni kontrolni čip DM6? 3 samo treba obavijestiti FPGA o sadržaju i položaju koji će se prikazati, a određeni posao obavlja FPGA. Logički blok dijagram OSD prikazan je kao na slici 2.
OSD FPGA prima OSD podatke i upute za kontrolu od DSP DM6 3 putem EMIFA-e, prima video podatke putem DSP video priključka 1 i superponira OSD podatke na video podatke i šalje ih na video koder SAA7105. Funkcionalni moduli OSD-a opisani su kako slijedi.
Podatkovni port modula za dekodiranje adrese povezan je s niskim 32-bitnim podacima EMIFA-e DSP DM6 3 i prima podatke i kontrolne informacije koje šalje DM6 3. Ovi podaci i kontrolne informacije izvorni su 32-bitni podaci koje šalje DM6 3. Modul za dekodiranje adrese prima primljene OSD podatke, poput sadržaja OSD-a, u interni FIFO FPGA-e u 32-bitnom formatu podataka. Kontrolne informacije uglavnom se koriste za upravljanje OSD-om kroz niz kontrolnih registara.
Tu je i modul video sučelja izravno povezan s DSP-om. Modul video sučelja spojen je na video priključak 2 DSP-a i pohranjuje podatke i kontrolne informacije iz DSP video priključka. Te se upravljačke informacije izravno prenose na OSD višekanalni upravljački modul, a upravljačke informacije također izravno kontroliraju video dekoder SAA7105.
Upravljačka logika OSD-a izbacuje kontrolne informacije dobivene iz grupe kontrolnih registara u svaki funkcionalni modul OSD-a kako bi ostvarila kontrolu OSD-a. Skupina registara uglavnom se dijeli na dva dijela: jedan je grupa asinkronih registara, koja šalje kontrolne podatke poput resetiranja, OSD-a i odabira širine podataka na OSD; druga je grupa sinkronog registra, koja uglavnom kontrolira informacije o položaju OSD-a.
Modul za dekodiranje OSD-a vadi podatke koji će se prikazati iz FIFO-a prema kontrolnim informacijama upravljačke logike i šalje ih na OSD CLUT modul sinkronizirano s video podacima. Podaci dobiveni iz FIFO-a izvorni su DSP-ovi 32-bitni podaci, a podaci potrebni za OSD CLUT modul su 8/16-bitni, tako da OSD modul za raspakiranje mora raspakirati 32-bitne podatke prema učestalosti video priključak. 32-bitni podaci prenose se na OSD CLUT modul širine 8/16.
Sljedeća funkcija FIFO modula je prijenos podataka o statusu FIFO u modul DMA generatora događaja, kao što je FIFO pun ili FIFO prazan. DMA generator događaja prati te događaje i ako se dogode, oni se šalju na DM6? 3 u načinu prekida za postizanje ispravnih operacija čitanja i pisanja u FIFO.
OSD CLUT modul traži odgovarajuću vrijednost YCbCr za podatke svakog piksela primljenog od OSD modula za raspakiranje i kontrolira izlazni slijed ovih OSD CLUT podataka. Ovaj odnos pretvorbe prenosi DSP putem 24-bitnog podatkovnog porta. Podaci OSD CLUT modula izravno se iznose na OSD modul višekanalnog kontrolera.
OSD višekanalni upravljački modul određuje izlazne video podatke prema Alpha upravljačkom bitu primljenom od OSD CLUT modula. Ako su trenutne informacije na OSD-u, odnosno kontrolni bit Alpha, valjane, oni će prikazati OSD podatke u modul za pretvorbu podataka. Inače, iznesite izvorne video podatke primljene od modula video sučelja kako biste ostvarili OSD funkciju.
Izlaz podataka OSD višekanalnim kontrolerom ne šalje se izravno na video dekoder, već se putem modula za pretvorbu podataka, u skladu s određenim uvjetima primjene, vrši potrebna pretvorba formata podataka. Iz vremena sučelja SAA7105 može se vidjeti da kada je SAA7105 konfiguriran za kompozitni video izlaz, potrebni podaci su podaci s rubom jednog sata. Trenutno modul za pretvorbu podataka ne radi, a podaci primljeni od OSD višekanalnog upravljačkog modula prenose se netaknuti. Za SAA7105; ako je SAA7105 konfiguriran u VGA ili HDTV načinu izlaza, potrebni su podaci s rubom dvostrukog sata. U ovom trenutku, modul za pretvorbu podataka pretvara podatke s jednog ruba takta primljene od OSD kontrolera u podatke s dvostrukim rubom sata i emitira ih u video dekoder SAA7105.
Vidi se da je FPGA dovršio sav posao OSD-a. Ako želite prikazati OSD sadržaj, DM6? 3 treba samo poslati upute za kontrolu FPGA-i putem EMFIA priključka. Ove upute, naravno, uključuju sadržaj i informacije o OSD-u.
3. OSD kontrola
Dizajn OSD-a koji je implementirao XC3S250E izvodi OSD prikaz temeljen na primljenom OSD položaju i informacijama o sadržaju, bez ikakvih ograničenja na sadržaj koji prikazuje OSD, što je vrlo fleksibilno i prikladno. Sljedeće prikazuje OSD prikaz kineskih znakova kao primjer za ilustraciju upravljanja OSD-om.
Da bi se kineski znakovi pravilno prikazali, ulazni interni kôd kineskog znaka mora se pretvoriti u odgovarajući lokacijski kod. Za ovu funkciju koristimo funkciju Uint32 Code_Converse (nepotpisani znak * CodeNPointer), čiji je ulaz pokazivač, ukazujući na kineski znak koji treba pretvoriti. Povratna vrijednost je kod mjesta koji odgovara kineskom znaku. OSD prikaz ostvaruje funkcija OSDHZ? Isplay:
poništi OSDHZ_ Prikaz {
Uint8 * pFrame
Uint32 visina
OSDUTIL_Point * lok
Uint32 CodeQ
OSDHZ? Ont * font
Uint8 fgBoja
Uint8 bgBoja
}
Među njima je Uint8 * pFrame međuspremnik međuspremnika za OSD izlaz; Uint32 pitch je vrijednost piksela prikazana u svakom retku; OSDUTIL_Point * loc je položaj prikaza prvog znaka; Uint32 CodeQ je pozivni broj za prikaz kineskih znakova; OSDHZ? Ont * font je font koji se koristi za prikaz kineskih znakova; Uint8 fgColor prikazuje boju prednjeg plana kineskih znakova; Uint8 bgColor prikazuje boju pozadine kineskih znakova.
Stoga, ako trebate prikazati kineske znakove, trebate samo pretvoriti kineske znakove u potreban sustav koda, a zatim pretvoreni predbroj ispisati na OSD FPGA. Naravno, za prikaz kineskih znakova nužna je biblioteka kineskih znakova.
Naš drugi proizvod:
